FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

想用低成本的FPGA（如Cyclone IV）实现一个‘简易示波器’作为电子竞赛项目，在实现高速ADC数据采集、触发和显示时，如何克服低速FPGA的资源与速度瓶颈？

FPGA萌新成长记FPGA萌新成长记
其他
1个月前
0
0
68
学校电子设计大赛选题，想用FPGA+高速ADC做一个简易数字示波器。但手头只有老旧的Cyclone IV板子，资源有限。在实现实时波形显示、触发和参数测量时，有哪些架构设计和算法优化技巧可以最大程度挖掘FPGA潜力？
FPGA萌新成长记

FPGA萌新成长记

这家伙真懒，几个字都不愿写！
104481.51K
分享：
模拟IC版图绘制中，关于‘匹配性设计’的规则，除了共质心、 dummy器件等，在深亚微米工艺下还需要特别注意哪些与应力、刻蚀梯度相关的匹配技巧？上一篇
FPGA实现‘神经网络量化训练后部署’，在将PyTorch训练好的INT8模型移植到FPGA时，除了权重和激活值量化，还需要注意哪些硬件友好的优化（如激活函数近似、池化层优化）？下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录