数字IC笔试题中，关于‘时序约束（SDC）’的编写，除了时钟、输入延迟、输出延迟，通常还会考察哪些复杂场景的约束？
准备数字IC笔试，时序约束是必考。基础的create_clock, set_input_delay, set_output_delay都会了。但题目往往更复杂，比如：如何约束衍生时钟（generated clock）？如何约束多周期路径（set_multicycle_path）？如何约束虚假路径（set_false_path）？以及面对异步时钟域接口时该如何写约束？希望有例题解析。
嵌入式小白菜
