2026年，国内在‘存算一体芯片’研发领域，有哪些代表性的初创公司或研究院？这个方向对数字IC设计人才的需求有什么特别之处？

从产业界朋友那里听到的一些信息来聊聊。2026年这个节点，国内存算一体领域已经过了最初的概念炒作期，一些真正有产品落地能力的公司跑出来了。除了前面提到的知存、新忆，还有像‘智芯科’、‘闪忆’等也在特定领域（如端侧AI）有芯片出货。高校方面，上海交大、复旦、浙大也都有很强的团队在做，不仅是数字架构，还有器件、工艺的协同创新，这种产学研结合很紧密。

对于数字IC设计人才的需求，我觉得最大的不同是‘知识结构的重构’。传统数字设计，你可能更关注逻辑综合、时序收敛、验证覆盖率。但在存算一体芯片里，很多‘计算’发生在模拟域或者数模混合域。因此，数字工程师需要深刻理解存储阵列的‘非理想特性’，比如RRAM的写噪声、阻值漂移，这些会直接影响你设计的数字纠错电路、校准算法的复杂度。招聘时，面试官很可能会问：‘如果存算单元的输出存在固有偏差，你如何在数字架构层面进行补偿或容忍？’ 这要求你具备系统级的误差容忍设计思维。

所以，给你的建议是：1. 深入理解一种存储器（从SRAM入手最实际）的电路级行为；2. 学习数模混合信号设计的基本概念，至少能看懂模拟工程师提供的规格书；3. 关注存算一体芯片的整体数据流和能效模型。具备这些，你的竞争力会强很多。

这个问题问得很及时，存算一体确实是架构创新的重要方向。到2026年，国内已经涌现了一批有代表性的玩家。初创公司方面，可以关注‘知存科技’（WITINMEM），他们基于Flash存算一体做语音、视觉处理芯片很早就流片了；‘新忆科技’（INFIMEM）专注于RRAM存算一体技术；‘苹芯科技’（Moffett AI）也是基于SRAM做存算加速的典型。此外，像‘亿铸科技’、‘九天睿芯’等也在这个赛道。研究院所里，清华大学微电子所（特别是钱鹤、吴华强老师团队）、北京大学微纳电子学研究院（黄如院士团队）、中国科学院微电子研究所等在基础研究和前沿探索上非常活跃。

关于人才需求，特别之处非常明显。数字IC设计工程师如果只懂传统的CPU/SoC前端设计，比如写写CPU流水线、总线互联，可能就不够用了。公司会特别看重你对存储器本身特性的理解，比如SRAM的bitcell结构、读写时序、可靠性问题，或者新型非易失存储器的物理机制。更重要的是，你需要理解‘近存计算’或‘存内计算’的架构，如何将计算单元嵌入到存储阵列中，数据流如何组织，如何设计配套的控制器和接口。这要求你有跨层次思考的能力，能从电路特性联想到架构优化。建议想入行的朋友，除了巩固数字设计基础，一定要去读几篇存算一体架构的顶会论文（比如ISSCC、VLSI上的），并动手用Verilog建模一些简单的存算阵列，理解其工作模式。

从产业界朋友那边听到的风声来看，到2026年，除了上面提到的几家，还有一些新锐值得关注，比如后摩智能（HUMO）、亿铸科技（E-PRIME），他们都在用存算一体做AI加速，融资势头挺猛的。高校方面，上海交大、复旦也都有很强的团队在做。

对于数字IC设计人才的需求，我自己的体会是，它要求一种“跨界”思维。常规的数字前端设计，比如CPU/GPU，你面对的是标准单元库和内存控制器接口。但在存算一体芯片里，存储单元就是你的计算单元。

所以，特别之处在于：第一，你可能需要参与定制存储阵列的RTL模型开发，或者至少能深刻理解模拟/混合信号团队提供的存储宏模型（Memory Compiler输出），知道它的时序、功耗、面积特点，并在你的逻辑设计中妥善处理。第二，你的验证工作会变得更复杂。因为存算一体的数据通路和控制逻辑是全新的，传统的验证IP和参考模型可能不直接适用，需要你从架构层面去构建测试场景和自检机制。

如果想切入这个方向，除了巩固数字设计基础，强烈建议学习一下半导体存储器原理（教材看看），并且动手看看一些开源存算一体架构（比如一些大学的项目）。面试时如果能对一两种存算架构（比如乘累加在阵列内如何实现）说出个一二三，会非常加分。

这个问题问得好，存算一体确实是未来几年的重要方向。到2026年，国内已经涌现了不少玩家。初创公司里，知存科技（WITINMEM）和闪亿半导体（SemiFlash）算是比较早入局且一直活跃的，知存主打基于Flash的存算一体，闪亿好像更多是RRAM方向。新进的有苹芯科技（PIMCHIP），也是做基于SRAM/新兴存储器的。研究院方面，清华大学微电子所（特别是钱鹤、吴华强老师团队）、北京大学微纳电子学研究院（黄如院士团队）、中科院微电子所，都是长期深耕这个领域的基础研究和技术转化的重镇。

关于人才需求，特别之处非常明显。如果你只懂标准流程的RTL coding和验证，可能不够。公司会非常看重你对存储器本身特性的理解，比如SRAM的bitcell结构、读写时序、各种非理想效应（比如读干扰、写余量），或者新型存储器如RRAM的IV特性、SET/RESET机制。因为你的设计不再是标准的逻辑单元，而是要和这些存储阵列深度耦合。

另外，对架构的理解要求更高。你需要明白数据如何在存储体内流动、计算，如何减少数据搬运，如何设计近存计算的数据通路和控制逻辑。这要求你对计算机体系结构，尤其是内存层次结构有深刻认识。建议可以提前看看存算一体相关的架构论文，比如Google的TPU的脉动阵列其实就有近存计算的思想，或者一些关于Processing-in-Memory的综述。