想用FPGA和高速DAC做一个‘任意波形发生器’，在实现高分辨率、高更新率的波形数据实时计算与传输时，如何优化架构以避免数据断流？

1个月前

毕设想做基于FPGA和高速DAC的任意波形发生器，希望输出波形分辨率高（比如14位）、更新率快（百MHz以上）。难点在于，波形数据可能需要实时计算（如DDS生成复杂调制信号）或从外部读取，然后持续不断地送给DAC。如何设计FPGA内部的数据流架构（比如使用大容量BRAM做缓冲、高效的DMA、流水线计算）来确保DAC端永远不会断流？

电路设计萌新

这家伙真懒，几个字都不愿写！

61971.10K

参加‘集成电路创新创业大赛’或类似赛事，做一款‘物联网传感节点芯片’的FPGA原型，在选题和实现上有什么建议？上一篇

2026年，国内在‘存算一体芯片’研发领域，有哪些代表性的初创公司或研究院？这个方向对数字IC设计人才的需求有什么特别之处？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录