想用ZYNQ MPSoC的FPGA部分做‘实时双目立体匹配’，如何设计PS和PL之间的数据通路以实现最低延迟？

硅农预备役2024

1个月前

正在做一个基于ZYNQ UltraScale+ MPSoC的实时立体视觉项目。立体匹配算法计算量大，打算在PL（FPGA）部分用硬件加速。但双摄像头的数据量很大，如何设计PS（处理器系统）和PL之间的数据通路才能实现最低的端到端处理延迟？是应该用HP端口还是ACP端口？DMA应该如何配置？数据应该放在DDR的什么位置？希望有经验的朋友能分享一下架构设计思路。

硅农预备役2024

这家伙真懒，几个字都不愿写！

63051.10K

想自学‘形式验证（Formal Verification）’并应用到FPGA/IC项目中，应该从哪些工具（如JasperGold, VC Formal, SymbiYosys）和基础知识入手？上一篇

使用FPGA实现‘CNN图像分类加速器’作为毕业设计，在资源有限的ZYNQ-7020上，如何对模型进行高效的硬件架构设计？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录