想用FPGA和高速ADC做一个‘软件无线电（SDR）接收机’的入门项目，在数字下变频（DDC）和滤波器的FPGA实现上，有哪些必须注意的坑？
通信工程专业，想动手做一个SDR接收机项目，学习信号处理算法的硬件实现。计划用FPGA+高速ADC采集射频信号（比如FM广播频段），然后在FPGA里做数字下变频、滤波、解调。目前卡在DDC和滤波器的设计上。对于DDC，用DDS生成NCO时，相位累加器的位宽和查找表精度如何选择才能平衡性能和资源？对于后续的抽取滤波器（如CIC、FIR），在FPGA里实现时，如何确定合适的滤波器阶数和系数位宽，才能既满足带外抑制要求，又不会占用太多DSP和逻辑资源？有没有一些经典的设计参数或开源IP可以参考？
电子技术萌新
