数字IC笔试题中，关于‘异步FIFO’的设计，除了深度和指针计算，通常会考察哪些深度问题？

1个月前

准备数字IC笔试，异步FIFO是必考题。我知道要写格雷码、同步器、空满判断。但看了一些面经，发现题目会往深了考。比如，除了常规设计，笔试中通常会考察哪些更深层次的问题？是FIFO深度与读写时钟频率比的关系？还是亚稳态的数学概率计算？或者是用Verilog写一个深度参数可配置、且能正确报告几乎满/几乎空状态的FIFO？想有针对性地准备一下。

嵌入式入门生小陈

这家伙真懒，几个字都不愿写！

94941.50K

使用FPGA实现‘动态视觉传感器（DVS）’事件流处理，在硬件上处理异步稀疏事件数据有哪些独特的架构设计思路？上一篇

使用开源工具‘Verilator + GTKWave’搭建数字IC/FPGA学习验证环境，相比商业软件，在功能和易用性上有什么优缺点？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录