使用FPGA实现‘动态视觉传感器（DVS）’事件流处理，在硬件上处理异步稀疏事件数据有哪些独特的架构设计思路？

1个月前

我的毕业设计方向是类脑计算，打算用FPGA处理动态视觉传感器（DVS）输出的异步事件流。与传统帧式图像处理不同，事件数据是稀疏、异步的。在FPGA上设计处理架构时，感觉无从下手。请问有哪些针对这种异步稀疏数据流的独特硬件架构设计思路？比如是否需要特殊的FIFO或仲裁机制？如何高效地实现事件驱动的卷积或滤波操作？希望能得到一些启发。

FPGA学号5

这家伙真懒，几个字都不愿写！

72071.20K

数字IC后端面试中，常被问到的‘时钟树综合（CTS）’相关问题有哪些？上一篇

数字IC笔试题中，关于‘异步FIFO’的设计，除了深度和指针计算，通常会考察哪些深度问题？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录