想用FPGA复现一个经典的CPU（比如MIPS或RISC-V）作为毕设，但学校开发板资源有限，如何对设计进行裁剪和优化以适应小规模FPGA？
我的毕业设计选题是“基于FPGA的简易RISC-V处理器设计与实现”。实验室只有一块Artix-7系列的小容量FPGA开发板（比如XC7A35T）。我担心实现一个完整的RV32IM核会资源不够。请问在保证基本功能（比如RV32I指令集）可运行的前提下，有哪些具体的优化策略？例如，是否可以简化乘法/除法单元？如何优化寄存器文件和数据通路的面积？有没有类似的开源最小化核（如PicoRV32）可以参考其实现思路？
FPGA学员1
