码电路的小王简单粗暴的实用主义回答：影响会有，但FPGA开发者核心能力不会过时。FPGA的价值在于灵活性，存算一体可能是它未来集成的又一个加速器。就像当年加DSP、加ARM核一样。
对你工作的直接影响：1. 工具链可能会更新，增加新的优化选项。2. 可能会出现新的IP核，你需要学会配置和调用。3. 系统设计时，需要考虑数据如何分配到传统逻辑和存算单元。
编程方式：大概率是异构编程模型。用HDL或HLS描述控制逻辑和预处理，然后用高级API（可能是Python库或C++函数）调用存算单元处理核心算法。比如做AI推理，你可能只需要把训练好的权重加载到存算阵列，然后工具自动生成接口逻辑。
现在有必要学习吗？如果你做AI加速相关，非常有必要，这是前沿。如果做其他领域，了解概念即可。具体行动：关注FPGA厂商的白皮书和学术会议（如FPGA、DAC），看看他们怎么讨论存算集成。平时可以多看看像‘知存科技’‘新忆科技’等存算创业公司的技术介绍，了解实际进展。别被概念吓到，本质还是计算和存储的平衡艺术。
我博士课题做存算一体架构，从研究角度说说。存算一体对FPGA编程模型的影响可能是颠覆性的。传统HDL描述的是逻辑电路和寄存器传输级行为，数据在存储器和计算单元间显式流动。而存算一体中，计算发生在存储器内部，你需要描述的是‘数据如何在存储阵列中流动并同时被处理’。这可能需要新的硬件描述抽象，比如基于数据流图（Dataflow Graph）的编程，其中存储阵列本身成为可配置的计算节点。
对于FPGA，如果集成非易失存储器（如RRAM），可能会带来新的挑战：非易失存储器读写速度、耐久性与SRAM不同，编程模型需要管理这些特性。另外，存算一体常采用模拟计算（如利用电阻电流做乘加），这需要数字-模拟混合的设计流程，和现有全数字流程完全不同。
建议提前学习的概念：1. 存算一体的基本分类（数字存算 vs 模拟存算）。2. 主要存储器技术（RRAM, PCM, MRAM）的特性。3. 现有存算一体芯片的编程框架（如ISA扩展、专用指令）。不一定现在就要精通，但要有概念，以便工具成熟时快速上手。
作为一线FPGA工程师，我觉得短期内不用太焦虑。存算一体现在主要针对AI推理这种大量规整乘加运算的场景，而FPGA很多应用是通信、控制、实时处理，这些任务数据复用率不高，存算一体优势不明显。就算以后普及了，FPGA厂商为了兼容性，也会让老代码能跑。
但长远看，学习是必须的。我建议：1. 理解存算一体怎么打破内存墙——把计算放在数据存储的地方，减少数据搬运。2. 了解现有FPGA怎么用BRAM做近似存算：比如用分布式RAM或BRAM实现查找表计算，这其实是一种简单的存算。3. 关注Xilinx/Intel的动向，看他们是否推出相关IP（比如用MRAM的存算单元）。
编程上，可能以后写HLS时，工具会自动识别适合存算的循环或算子，并映射到存算硬件。你需要做的是在代码中给出提示，或者选择正确的数据类型。现在可以玩一下FPGA上的存算模拟器（有些开源项目），感受一下编程接口。
从架构角度看，存算一体对FPGA的冲击可能不会像对ASIC那么大。FPGA的优势在于可编程的互联和逻辑单元，目前主流还是基于SRAM的查找表架构。存算一体通常需要非易失存储器（如RRAM、MRAM）或改造SRAM单元来实现计算，这可能会以硬核（Hard Block）形式集成到FPGA中，比如在现有CLB/ALM阵列旁边加一块存算阵列。你可以把它想象成现在FPGA里集成的DSP块或BRAM的进化版——一个专门为向量-矩阵操作优化的计算块。所以架构可能是混合的，传统可编程逻辑部分不会消失，但会多出一种新的计算资源。
对开发者来说，编程模型肯定要变。如果只是用硬核，那可能就像现在调用DSP48一样，通过IP核或库函数来使用存算单元。但如果存算单元可重构程度高，那可能需要新的硬件描述方式。我猜厂商会推出新的工具，把高级语言（如TensorFlow/PyTorch）的描述映射到存算单元上，而传统HDL可能还是用于控制流和外围逻辑。HLS可能会扩展，增加对存算原语的支持。
建议现在可以关注学术论文，了解存算的基本原理和架构，但不必深入底层电路设计。重点看怎么从算法角度表达存算友好型计算。
