2025年FPGA/IC春招，数字IC验证岗位除了UVM，笔试还会重点考察哪些SystemVerilog知识点？
我是通信工程专业的硕士，正在准备2025年春招的数字IC验证岗位。看到很多面经都说UVM是必考重点，已经花了很多时间学习。但最近刷一些公司的笔试题，发现SystemVerilog本身的基础语法和特性也考得非常细、非常深，比如随机约束、覆盖率采样、进程同步等。想请教一下，除了UVM框架本身，在笔试环节中，还有哪些SystemVerilog的核心知识点是高频考点？有没有一个系统的复习清单或者常考的题型总结？
EE大二学生
