做FPGA开发，如何科学地评估和优化设计的功耗？有哪些工具和方法？

3个月前

121

目前在做的一个FPGA项目（基于Kintex-7），在后期上板测试时发现静态和动态功耗都比预估的高，导致散热有点压力。想系统学习一下FPGA功耗分析和优化的方法。除了看Vivado的Power Report，还有哪些更精确的评估手段（比如实际电流测量）？在RTL设计阶段，有哪些立竿见影的低功耗设计技巧（除了常见的时钟门控）？在布局布线后，通过工具设置（比如选择低功耗模式）还能挽回多少？求有实际项目经验的大佬分享流程和心得。

EE学生一枚

这家伙真懒，几个字都不愿写！

116941.61K

求推荐几家浙江招聘FPGA工程师的工作，最好是3月份招聘的上一篇

芯片公司面试中，常考的“低功耗设计”知识，除了Clock Gating和Power Gating，还有哪些必须掌握的方法？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录