首页
免费试学
零基础
开发工具下载
vitis
课程
中级精进课程(送板卡+证书)
PRO
初级启航课程(含板卡+证书)
HOT
证书
FPGA工程师证书(初级)
FPGA工程师证书(中级)
就业级
FPGA工程师证书(高级)
资源下载
资源分享
行业资讯
技术分享
工程案例
新人福利
free
FPGA入门精选
精选课程
免费领取课程攻略
free
平台使用手册
互动社区
登录
首页
-
所有问题
-
其他
-
正文
芯片公司笔试中的“手撕代码”环节,除了 FIFO 和分频器,还常考哪些 Verilog/SystemVerilog 题目?
电子工程学生
其他
3个月前
0
0
137
准备秋招笔试,刷题时发现很多经验贴都提到 FIFO 和时钟分频。想了解除了这些经典题,近一两年芯片公司(尤其是大厂和 AI 芯片公司)的数字 IC/FPGA 笔试中,还经常出现哪些需要手写代码的题目?比如状态机设计、仲裁器、异步处理、或者一些结合特定应用场景的模块?求分享高频题型和解题思路。
电子工程学生
这家伙真懒,几个字都不愿写!
10
762
1.51K
关注
(0)
私信(0)
打赏(0)
生成海报
0
收藏
0
0
分享:
数字 IC 设计中的“可测性设计 (DFT)”岗位是做什么的?前景和门槛如何?
上一篇
AI芯片公司大力招聘的“模型压缩与量化工程师”,主要工作内容是什么?需要哪些FPGA和算法交叉的技能?
下一篇
还没有人回答,第一个参与下?
登录
我要回答
回答被采纳奖励100个积分
请先登录
立即登录