单片机初学者作为多次带队的指导老师，从评审角度回答一下。首先，明确告诉你们，只做到FPGA验证完全不影响参赛，更不影响获奖。大赛评分细则中，通常会有“设计创新性”、“系统功能完整性”、“设计报告与答辩表现”等大类，而“物理实现”只是“系统功能完整性”或“实现难度”下的一个子项，占比不会太高。
评审更看重什么？一是项目的原创性和价值，二是你们是否严谨、完整地走完了从设计到验证的整个流程。FPGA验证就是这个流程非常关键的终点。评委通过你们的FPGA演示、测试报告和代码，就能评估出团队的真实水平。
给你们的建议是：扬长避短。既然擅长前端和FPGA，就在方案设计上多体现巧思，在验证环节做到无懈可击。比如，除了基础功能测试，增加压力测试、边界测试；对关键模块进行优化，对比优化前后的FPGA资源占用和时序报告。把这些工作清晰地呈现在设计报告和PPT里。
最后，放平心态。集创赛是学习和交流的平台，通过比赛把你们熟悉的方向做精，收获会非常大。有没有流片，真的没那么重要。
哈，我们当时情况跟你们一模一样，全是前端菜鸟。直接说结论：有竞争力，而且获奖希望很大。集创赛本质上是“创新创业”大赛，不是“流片工艺”大赛。评审专家里有很多高校老师和企业工程师，他们更希望看到有市场潜力或学术价值的创意，以及同学们把创意实现出来的过程。
只做到FPGA阶段获奖的例子太多了，去搜一下往届获奖名单，看看他们的作品简介，很多都是“基于FPGA的XX系统设计与实现”。关键是要形成一个“闭环”。比如，你的设计解决了什么问题？在FPGA上对比现有方案性能提升了多少？有没有完整的测试数据和应用场景演示？
给你们打个强心针：流片成本动辄几十上百万，大赛组委会不会指望学生团队自费流片。那些带流片数据的团队，多半是有实验室强大支持或者用了MPW（多项目晶圆）服务，这属于“装备优势”，不是“能力绝对优势”。你们把自己能控制的前端和验证做到满分，绝对能脱颖而出。
从技术角度给点建议。没有后端知识，你们可以专注于提升前端设计的可综合性（Synthesizable）和质量。这本身就能极大增强竞争力。
第一，确保你们的RTL代码是真正可综合的，避免使用仿真专用的语法。可以学习一下基本的时序约束（SDC）编写方法，这对FPGA综合也是必要的。
第二，在FPGA验证阶段，要有意识地为“潜在的后端”考虑。比如，注意设计中的时钟域交叉（CDC）是否处理妥当，是否避免了大的组合逻辑路径，是否采用了同步设计原则。这些点即使不做后端，在报告里提出来，也能表明你们有更全面的视野。
第三，可以自学一点后端的基本概念，比如标准单元、布局布线的大致流程。不需要会操作工具，但能说清楚如果这个设计要流片，需要考虑哪些问题（如面积、功耗、时钟树）。在答辩时展现出这种思考，会是很大的亮点。
总之，把FPGA验证做深做透，同时展现出对后续流程的理解，你们的作品会非常扎实。
同学，完全不用担心。集创赛的初衷是培养兴趣和能力，不是要求每个学生团队都去流片，那成本太高了。据我所知，大部分本科生参赛队伍，作品都止步于FPGA验证。这反而是最务实、最普遍的实现形式。
评审的核心维度，按重要性排序，我个人认为是：创新思想 > 系统完整性与验证深度 > 工程实现质量 > 是否流片。一个构思巧妙、在FPGA上运行稳定、文档齐全的设计，远比一个平庸但流了片的设计更受青睐。流片只是“工程实现质量”里一个可能的加分项，不是必需项。
你们团队的FPGA验证能力恰恰是优势。可以把重点放在搭建完善的验证环境，编写覆盖率高的测试用例，甚至做一些形式验证。在答辩时，清晰展示你们的验证方法和结果，这能体现很强的工程素养，评委老师会非常欣赏。
作为去年集创赛的参赛者，我可以分享一下我的经验。我们团队当时也是只做到了FPGA验证，最后拿了分赛区一等奖。集创赛的很多赛题，尤其是算法类、系统设计类的，对后端和流片并没有硬性要求。评审老师更看重的是你设计的创新性、架构的合理性以及验证的充分性。你能用FPGA把系统完整地跑起来，性能指标达标，这已经证明了设计的可行性，竞争力绝对不弱。
当然，如果你选择的是集成电路设计赛道里一些非常底层的题目，可能对手很多都是带着版图甚至流片数据来的，那你只做到FPGA就会有点吃亏。所以关键要看具体赛题的要求和往届获奖作品的情况。建议你们仔细研究大赛官网的赛题手册和评审规则，里面通常会对“实现程度”有明确说明。
我们的策略是，在前端设计和FPGA验证上做到极致。比如，我们不仅实现了功能，还做了详细的性能分析、资源优化报告，并且录制了非常流畅的演示视频。这些都能极大地弥补没有后端数据的不足，让评委看到你们工作的深度和完整度。
