做 FPGA 项目时，如何科学地评估和优化设计的功耗？有哪些工具和方法？

3个月前

132

之前做的 FPGA 项目只关注功能正确和时序收敛。现在接到一个对功耗有明确要求的项目，感觉无从下手。想知道在 FPGA 设计流程中，通常在哪一步开始考虑功耗？用什么工具（比如 Vivado 的 Power Analysis）进行估算和优化？常见的低功耗设计技巧，比如时钟门控、操作数隔离，在 FPGA 上实现起来和 ASIC 有什么不同？

单片机新手

这家伙真懒，几个字都不愿写！

201.32K2.51K

芯片行业最近热议的“存算一体”技术，对 FPGA 架构和编程模型会产生什么影响？上一篇

秋招季，如何准备一份能让 HR 和面试官眼前一亮的 FPGA/IC 方向技术简历？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录