数字IC笔试高频题：如何用Verilog实现一个低功耗的时钟门控（Clock Gating）单元？

1小时前

准备数字IC设计的笔试，看到很多资料都提到低功耗设计是重点，其中时钟门控经常考。我知道大概原理，但具体用Verilog实现一个稳健的时钟门控单元时，有哪些需要注意的细节？比如如何避免毛刺（glitch）、如何同步使能信号、常见的电路结构是什么？希望能得到一个可以用于笔试的标准写法。

这家伙真懒，几个字都不愿写！

7581.20K

还没有人回答，第一个参与下？

我要回答answer.notCanPublish

回答被采纳奖励100个积分

请先登录