数字IC萌新我在地平线干过两年这个岗，说说实际体验。每天就是跟大型FPGA阵列（比如VU19P）搏斗，把AI芯片的模块塞进去。最大挑战是资源总不够用，得想尽办法裁剪、时分复用、或者用多颗FPGA分割设计。还要写一堆胶合逻辑来模拟芯片的时钟、复位、电源管理，让软件感觉不到底下是FPGA。
和传统FPGA开发最大区别是：你不对FPGA的最终性能负责，但要保证它行为跟ASIC一致。这意味着要跑大量的一致性检查，比如用Formal工具对比RTL和网表，或者用仿真来比对输出。跟数字IC验证的区别是，他们更多用UVM在仿真环境里找bug，我们是在真实硬件上找系统级问题，比如带宽瓶颈、死锁、软硬件交互错误。
技术栈除了硬件设计，还得会点软件调试，因为经常要帮算法同事看为什么他们的模型跑出来精度不对。发展上，可以往芯片架构、系统验证、或者FPGA原型专家方向走。薪资在行业里算中上，毕竟AI芯片公司融资多，愿意为关键岗位花钱。但压力也不小，流片前经常加班调试。建议入行的话，先把Verilog、FPGA工具链、脚本语言练熟，再补点计算机体系结构的知识。
这个岗位说白了就是用FPGA来模拟还没流片的AI芯片，让软件和算法团队能提前在上面跑起来。日常工作主要分几块：一是把RTL代码移植到FPGA上，做必要的修改和拆分（因为FPGA资源有限）；二是搭建原型验证平台，把FPGA板卡、外围接口（比如DDR、PCIe）、可能还有CPU子系统都连起来，做成一个能工作的系统；三是跟软件和驱动同事对接，帮他们调试，解决硬件问题。
跟传统FPGA开发比，重点不在用FPGA实现特定功能，而是追求对ASIC设计的精确模拟，对时序、资源、功耗的权衡更复杂。跟数字IC验证比，更偏系统级和软硬件协同，用的是仿真加速和原型验证这种更接近真实芯片的手段。
技术栈要求不低，得懂数字电路设计、FPGA开发流程（Vivado/Quartus）、脚本语言（Tcl/Python）、高速接口和系统调试。发展前景挺好的，AI芯片公司流片前极度依赖原型验证来降低风险，这个岗位是核心环节。薪资的话，一线公司给得不错，应届生大概能到40-60万总包，有经验的更高，跟数字IC验证工程师相当或略高一点。
我在地平线干过两年这个岗，说说实际感受。我们组主要用大容量FPGA（比如Virtex UltraScale+）搭芯片的近似原型。每天除了写点RTL（主要是接口适配和调试逻辑），更多时间是在跟仿真团队对问题、跟软件团队联调。最头疼的是时序收敛和资源不够用，毕竟FPGA和ASIC的时序模型不一样，有时候要手动插流水线或者降频。和传统FPGA开发的区别：我们不做产品交付，而是快速迭代验证平台，所以代码可能有点“糙”，但要求稳定能用；和IC验证的区别：我们不用UVM，但会写一些C/Python的测试向量，更关注真实场景下的性能和数据正确性。技术栈方面，除了Verilog/Vivado/Quartus这些基础，最好会点SystemVerilog（方便看设计代码），懂AXI总线，能写脚本自动化编译和测试。发展上，可以往芯片架构、系统工程师或者验证专家转，因为你能看到从硬件到软件的完整链条。薪资在行业里算中上，毕竟AI芯片公司融资多，愿意为关键岗位花钱。但压力也不小，流片前经常加班调试。
这个岗位说白了就是用FPGA搭一个接近真实芯片的验证平台，让软件和算法能提前跑起来。核心目标是在流片前发现硬件和软硬协同的问题，降低流片风险。日常工作大概分几块：一是把RTL代码移植到FPGA上，做必要的修改（比如换RAM、处理时钟）；二是搭建外围的接口和系统，比如接DDR、PCIE，让数据能灌进去、结果能拿出来；三是跟软件和算法团队一起调试，复现问题，抓波形分析。和传统FPGA开发比，更偏系统级和验证目的，不是做一个最终产品；和数字IC验证比，更贴近真实硬件和实际应用场景，但验证的完备性可能不如UVM那种系统化验证。技术栈要求不低：要懂数字电路、FPGA开发流程、脚本（Tcl/Python）、各种接口协议，最好还能懂点AI架构和软件流程。发展前景不错，因为AI芯片迭代快，原型验证越来越受重视。薪资的话，在一线AI芯片公司，有几年经验的年包大几十万到百万都有，应届生也能给到不错的水平。
