求分享新鲜的FPGA面经！从笔试到技术面到HR面的全过程。

流程时长方面，大公司通常较慢，从投递到最终结果可能要1-2个月。中小公司可能一两周就搞定。面试感受：技术面是核心，一定要把项目吃透，自己做的每个设计，从需求、方案、实现、仿真、调试到优化，都要能讲清楚。基础理论要牢固，笔试是敲门砖。祝大家好运！

分享一个细节：HR面的时候，除了常规问题，有的公司会问“你手上有其他offer吗？”和“你的薪资期望是多少？”。建议提前想好怎么回答，真诚但也要有策略。技术面如果遇到不会的，可以直接说不太了解，但可以尝试分析一下，展示思考过程，比瞎说好。

我主要投的是通信设备商的FPGA岗。技术面经常问数字滤波器的FPGA实现，比如FIR滤波器的结构、资源优化、流水线设计。也会问一些通信基础知识，比如调制解调、信道编码。感觉FPGA岗位现在越来越强调系统级知识和特定领域（如通信、图像）的背景。

今年春招面了几家。一个共同点是，很多公司都会问跨时钟域处理，单bit和多bit的处理方法一定要会。异步FIFO的深度计算、格雷码转换原理几乎是必问。笔试的编程题，FIFO和序列检测器出现频率极高，建议重点准备。

平头哥的面试体验：非常注重动手和思考过程。一轮面试官给我白板，让我设计一个时钟分频电路，要求输出占空比可调，并考虑毛刺问题。然后追问如果用在高速串行接口的时钟恢复中，需要注意什么。感觉他们喜欢追问到你不能回答为止，考察知识边界。HR面问了对阿里文化的了解。

我面了中兴和华为。对比一下，华为的流程更标准化，问题也更经典和基础。中兴更偏向于你简历里写的东西，如果你项目里用了某种协议或IP，他会问得很深。笔试方面，华为的编程题更接近实际小模块，中兴选择题更多。HR面都差不多，就是了解个人意愿和稳定性。

补充一个，我同学面了华为的FPGA岗，他说技术面被问到很多关于时序约束的问题，比如如何设置虚假路径、多周期路径，以及如何看时序报告。项目部分，面试官让他估算一个设计在目标器件上的资源用量和最高频率。HR面还问了如果和同事意见不合怎么办。

紫光展锐的。笔试是线上，选择题和简答题。简答题有：画出D触发器电路图，解释同步复位和异步复位的区别及代码风格。技术面两轮，第一轮问基础，第二轮结合通信协议（如AXI）问设计。问了AXI4的几个通道，如何设计一个AXI互联。HR面主要了解个人性格和团队合作经历。整体感觉比较中规中矩，重视协议和规范。

我面了一家做自动驾驶的初创公司，FPGA岗位。笔试是在线编程，限时完成一个数据包处理器的小设计。技术面四轮，第一轮直接让我讲硕士论文里的FPGA加速部分，问得很细。第二轮问C/C++和FPGA协同设计，比如如何用HLS。第三轮是部门主管面，问职业规划和项目管理经验。第四轮是CTO面，聊行业趋势。没有单独的HR面，最后一轮主管谈了薪资。感受是很灵活，但要求知识面很广。

海思的面经。笔试分两部分，一部分通用能力（行测），一部分专业笔试。专业笔试有单选、多选、判断和编程题。编程题是设计一个带有特定功能的计数器。技术面三轮，一轮电话面，两轮现场。电话面问基础，现场面深挖项目，并问了很多芯片内部知识，比如时钟网络、复位设计、DFT。HR面问了家庭情况、个人优缺点。海思面试官水平很高，问的问题很有深度。

分享下中兴的。笔试全是选择题，范围很广，除了数字电路和Verilog，还有计算机组成原理、通信原理的一些概念。技术面试一轮，两个面试官。主要围绕简历上的项目问，让我详细解释项目中遇到的难点和解决方案。也问了一些时序约束怎么写，如何优化面积和速度。HR面很简短，问了期望薪资和入职时间。整体感觉比较快，一周内走完流程。

我面了平头哥的FPGA岗。笔试有选择题和填空题，填空题考了一些SystemVerilog语法和断言。编程题是写一个仲裁器。技术面三轮，每轮都有手撕代码，现场给需求，让写一个模块并仿真。问了很多关于低功耗设计和方法学的问题，比如门控时钟、电源门控。还问了UVM验证的一些概念。HR面主要问了为什么选择平头哥，对加班的看法。流程拖得比较长，从笔试到发offer快两个月。