码电路的小王我面了几家中小型芯片公司和一家外企。外企流程规范，先电话聊背景，然后现场面：一轮笔试（Verilog 代码改错、时序分析题），两轮技术面（一个偏前端设计一个偏验证），还有一轮经理面。技术面问得挺活，比如“如果让你设计一个 AXI 交叉开关，你会考虑哪些指标？” 不光写代码，还要谈权衡。中小公司反而问得更野，直接丢个实际问题“项目中遇到最棘手的 bug 是什么，怎么解决的？” 我讲了个仿真和实测不一致的问题，排查发现是约束没设对，他们好像挺满意。难题是让现场优化一段状态机代码，减少 latency，当时有点紧张但慢慢推出来了。我学校双非，但有个全国电子设计大赛奖，项目是自己做的 FPGA 加速器。拿 offer 关键我觉得是展示解决问题的能力，还有热情。建议：别只盯着大厂，中小公司机会多，能快速成长；刷题不如多复盘自己的项目，把每个细节都想明白。
面了华为、中兴和海思。华为流程最长，一共三轮技术面加一轮主管面，都是视频。第一轮问基础，触发器 setup/hold 时间计算、亚稳态怎么处理、跨时钟域同步方法，这些必须滚瓜烂熟。第二轮深挖项目，我做了个图像处理的 IP，问得很细，从算法优化到资源消耗，还让在白板上画状态机。第三轮手撕代码，写了个 FIFO，然后问如果深度非2的幂次怎么处理。主管面聊职业规划和个人性格。难题是海思问了个时序约束里 false path 和 multicycle path 的具体设置场景，当时有点卡壳。我本科 211 硕士 985，有流片项目，感觉关键因素是项目匹配度，还有基础扎实，表达清楚。建议：把简历上的每个项目都自己反复模拟问答，基础概念别死记，要理解透。
另外，早点投，内推有帮助。
背景：双非硕士，有FPGA比赛经历。面了几家小芯片公司和一家中厂。轮次都差不多，先笔试，然后两到三场技术面加HR面。技术面主要是挖项目，我做过一个以太网交换机，面试官就让我说怎么实现流量控制，查表用的什么结构，怎么优化时序。难题是有次让我现场估算一个模块的资源消耗，我有点懵，只说了大概的LUT和FF数量，后来知道最好能说出具体推理过程。还有一次问如果设计频率提不上去，有哪些排查手段，我从流水线、逻辑优化到时序约束都说了一遍，感觉答得还行。拿offer的关键我觉得是表达能力和解决问题的思路，不一定每个问题都答对，但要展现思考过程。建议：1. 把一两个项目吃透，包括仿真、调试、上板；2. 看看面经，但别死记，理解原理；3. 手写代码练熟，比如分频器、状态机、FIFO；4. 主动问面试官问题，显得你有兴趣。
我面了华为、中兴和海思。华为流程最长，先笔试，考的都是Verilog基础、时序分析和简单算法。然后三轮技术面，全是视频。第一轮问项目，让我画我做的图像处理流水线的框图，还问FIFO深度怎么计算。第二轮手撕代码，写一个异步FIFO，我有点紧张，边界条件没处理好，面试官提示了一下。第三轮是主管面，聊职业规划，也问了一个场景题：如果系统突然出现亚稳态，该怎么排查。中兴和海思相对快一些，技术面问得更细，比如跨时钟域处理的具体方案，还让我解释setup/hold time violation在实际波形里怎么看。我最后拿了华为的offer，我觉得关键是我的项目比较匹配，我做的是一个实际的视频采集系统，从传感器到HDMI输出都走通了，面试时讲得很清楚。我学校是普通211，建议就是项目一定要自己做透，每个细节都能讲，基础时序约束一定要会，手撕代码多练常见模块。
对了，简历别堆砌术语，写清楚你具体负责哪部分，用了什么方法，达到什么指标。
我主要投了一些中小型的芯片公司，比如北京和上海的几家做通信或接口IP的。面了大概五家，流程都差不多。一般是笔试线上做，考Verilog编程、时序分析、智力题。然后技术面两到三轮，有的是现场白板写代码，比如写个异步FIFO或者序列检测器。项目讨论会问得很细，比如问我做过的PCIe DMA项目，数据流怎么控制，错误处理机制。印象深的是有次面试官让我优化一个给定代码的时序，那个代码写得挺乱，我一步步分析关键路径，最后给出了流水线和寄存器打拍的建议，面试官好像还挺满意。
我的背景是双非硕士，但实验室项目比较多，自己也在GitHub上放了些小设计。我觉得能拿到offer主要是因为动手能力还可以，面试时展示了自己实际调试和解决问题的过程，比如用SignalTap抓波形定位问题的例子。建议后来者别只盯着大厂，中小公司机会也多，而且有时候更看重实践。平时多写代码，多总结，把基础打牢，面试时真诚一点，知道就知道，不知道可以一起探讨。
我面的是华为海思的FPGA岗，总共三轮技术面加一轮主管面。第一轮电话面试，主要问基础，像建立保持时间、亚稳态、跨时钟域处理这些，还让我现场描述了一个我做过的图像处理项目里的状态机设计。第二轮视频面试，深度挖项目，问到了具体优化手段，比如怎么用流水线提高吞吐量，还给了个场景题让设计一个数据包解析器。第三轮又是视频，偏向系统，问了FPGA和CPU协同的一些问题。主管面聊了职业规划和项目中的团队协作。难题的话，第二轮面试官让我估算一个设计在特定器件上的资源占用和时序，这个挺考验经验的。我学校是普通211，有全国电子设计竞赛的奖和一个实际的科研项目。我觉得拿offer的关键是把项目吃透，能讲清楚每一个设计决策的原因，并且基础概念不能出错。建议就是早点开始复习数电和Verilog，项目经历一定要有亮点，最好能量化结果，比如通过优化把处理速度提升了多少。
面试过程中保持冷静，不会的可以直接说不太熟悉但可以尝试分析，比瞎扯要好。
