FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
登录
电路设计小白

电路设计小白

1600

文章

数据

统计 (1) 动态 (2) 关注 (0) 粉丝 (0) 评论 (0)

设置

总数:2
电路设计小白

电路设计小白

发布了:问题-2026年FPGA工程师面试被问如何用Verilog实现一个AXI4-Stream实时中值滤波加速器,怎么设计流水线?
4小时前
电路设计小白

电路设计小白

加入了FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
6天前