Amidoi2002

初级工程师

1.30K

我发布的评论

总数：7

Amidoi2002

发表评论在：01 | 语法讲解：Verilog/VHDL简介

3个月前

时间尺度定义为`timescale 1ns/100ps 中的 1ns 代表（）。就是1ns。也就是说如果咱们的Zynq7010核心开发板的时钟频率为50MHz，那么他会每一秒（1s）操作50_000_000的信号（时钟的简单概念）那么一毫秒就是除以100，即是50_000 ,答案是1纳秒

Amidoi2002

发表评论在：01 | 语法讲解：Verilog/VHDL简介

3个月前

一个模块包含哪两部分？ 1.端口定义 2.里面逻辑函数，操作，就是输入和输出之间的操作

Amidoi2002

发表评论在：01 | 语法讲解：Verilog/VHDL简介

3个月前

FPGA开发流程： 1.项目创建，设置input，output，wire , reg 2.综合设计（synthesis），生成综合报告，可查看资源占用率（如 LUT 使用率、触发器数量），初步排查语法或逻辑错误。 3.约束设置（constraints），编写 XDC 约束文件，定义引脚分配（将代码中的信号绑定到 FPGA 实际引脚） 4.布线设计（implementation），包含布局（Place）和布线（Route）：工具将逻辑门级网表中的模块分配到 FPGA 芯片的具体物理位置，并用内部连线连接，同时优化时序和资源冲突。 5.生成比特流（Generate Bitstream），将实现结果转换为 FPGA 可识别的二进制比特流文件（.bit），用于配置芯片 6.下载与验证，通过 JTAG 或 USB 将比特流下载到 FPGA 开发板，实际运行电路。

Amidoi2002

发表评论在：DAY04 点阵屏原理与实验（二）

4个月前

问题：在 reg [7:0] yang; 我们初始化了 yang[0] , yang[1] , ....,yang[7] 那么赋值表式 yang<=8'b1000_0000; 按哪顺序给赋值给每个阳极引脚的？

Amidoi2002

发表评论在：DAY04 点阵屏原理与实验（二）

4个月前

老师你好，首先您的课非常好问题：我的点阵屏没有那白色凸出的东西，怎么知道那些是阳那些阴然后点阵屏的额定电压源也是3.3伏吗？谢谢回复

Amidoi2002

发表评论在：DAY03 按键消抖（上）

4个月前

老师，这部是什么操作？ always@(posedge clk)begin if(!rst_n) led<=1'd0; else if(flag) //这里是什么意思？

Amidoi2002

发表评论在：04 项目实操：点亮led（二）

2年前

package pin 的意思吗? 尽可能没安装好软件

Amidoi2002

文章

数据

设置

我发布的评论

Amidoi2002

Amidoi2002

Amidoi2002

Amidoi2002

Amidoi2002

Amidoi2002

Amidoi2002