2026年FPGA秋招，面试官问手撕Verilog实现AXI4-Stream的实时视频缩放，双线性插值行缓冲深度怎么算？

2天前

2026年FPGA秋招面试，被问到手撕Verilog实现AXI4-Stream的实时视频缩放，双线性插值部分需要计算行缓冲深度。我算的是根据缩放比例和输入分辨率来确定，但面试官追问具体公式和边界情况。比如输入1080p，缩放0.5倍时，行缓冲要存多少行？还有跨时钟域处理怎么加FIFO？求大佬分享标准答案和面试加分点。

Shell新手

这家伙真懒，几个字都不愿写！

232700

2026年，女生学FPGA进芯片行业会不会被歧视？实际就业体验和薪资怎么样上一篇

2026年FPGA大赛用安路FPGA做实时语音识别，MFCC特征提取BRAM不够，怎么用分布式RAM和流水线优化？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录