FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年FPGA大赛用国产安路FPGA做实时AI语音降噪，RNN模型LUT资源爆了，怎么通过剪枝和量化优化？

Verilog代码练习者Verilog代码练习者
其他
3天前
0
0
10
我们组准备用安路FPGA做实时AI语音降噪，RNN模型在PL端实现时LUT资源直接爆了，DSP也快用完了。试了INT8量化但精度掉到70%以下，想用剪枝减少参数量，但不知道具体怎么操作。有没有大佬分享下从训练到部署的完整流程？剪枝率设多少合适？量化后怎么用校准集恢复精度？求详细方案，急！
Verilog代码练习者

Verilog代码练习者

这家伙真懒，几个字都不愿写！
62241.10K
分享：
2026年FPGA大赛做实时视频去雾，暗通道先验算法用国产高云FPGA实现，BRAM不够怎么通过行缓冲复用和流水线重排优化？上一篇
2026年FPGA大赛做实时视频去雾，暗通道先验算法用国产高云FPGA实现，BRAM不够怎么通过行缓冲复用和流水线重排优化？下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录