2026年，FPGA大赛做实时AI语音降噪，用国产安路FPGA部署时LUT资源不够，怎么用分布式RAM和逻辑复用优化？

1小时前

我们在做FPGA大赛的实时AI语音降噪项目，选的是国产安路FPGA，模型是轻量级CNN，但综合后发现LUT占用超过90%，根本跑不了。试过调整代码风格，但效果有限。想问问有没有具体的LUT优化策略，比如用分布式RAM替代部分LUT做查找表，或者逻辑复用怎么设计才能既省资源又不影响实时性？项目时间紧，求大佬指点具体步骤和注意事项。

数字系统初学者

这家伙真懒，几个字都不愿写！

149641.90K

2026年FPGA大赛用国产安路FPGA做实时手势识别，YOLOv8n量化到INT8后精度掉到65%，除了知识蒸馏还有哪些恢复方法？上一篇

2026年FPGA校招，面试官问Verilog实现AXI4-Stream的实时图像去雾模块，暗通道先验算法流水线怎么设计才能拿满分？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录