2026年，FPGA大赛做实时视频去雾，暗通道先验算法在Zynq上BRAM不够用，用移位寄存器替代行缓存能行吗？
我们团队在做FPGA大赛的实时视频去雾项目，用的Zynq-7020，暗通道先验算法需要多行缓存求最小值，BRAM直接爆了。看到网上有人说用移位寄存器（SRL）替代行缓存能省BRAM，但担心时序会崩。有没有大佬试过这种优化方案？SRL做行缓存最大能支持多少行？1080p分辨率下会不会导致时序不收敛？另外，暗通道求最小值用流水线树形比较器是不是比排序更省资源？求具体实现细节和资源对比数据。
Verilog萌新
