首页-所有问题-其他-正文

2026年，FPGA大赛做实时视频拼接，Zynq上双线性插值延迟怎么优化到1080p60帧？

逻辑设计新手

1天前

0

0

12

正在备赛2026年FPGA大赛，题目是做实时视频拼接，用Zynq平台。我实现了双线性插值，但1080p60帧时延迟一直降不下来，流水线深度和BRAM占用互相冲突。有没有大佬分享过具体优化策略，比如行缓冲拆分、并行度调整或者DSP切片复用？求真实经验，不想在答辩时被评委质疑性能。

逻辑设计新手

逻辑设计新手

这家伙真懒，几个字都不愿写！

82571.30K

分享：

2026年，FPGA做边缘AI推理时，INT4量化比INT8快多少？精度还能接受吗？求实测数据上一篇

2026年FPGA大赛做实时视频拼接，多摄像头帧同步怎么用Verilog解决？求具体方案下一篇

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

请先登录