2026年FPGA工程师面试，手撕Verilog实现AXI4-Stream实时边缘检测，如何设计Sobel算子和流水线才能拿满分？

1小时前

最近在准备2026年FPGA校招，发现很多公司面试都会让手撕Verilog实现AXI4-Stream的实时视频处理模块。我练了Sobel边缘检测，但不知道流水线怎么设计才能让面试官满意。比如行缓冲用几行？梯度计算和幅值计算怎么分阶段？还有AXI4-Stream握手信号怎么集成进去？求真实面经，最好有代码结构和时序图，谢谢！

嵌入式入门生

这家伙真懒，几个字都不愿写！

191.34K2.41K

2026年FPGA校招，面试官问Verilog实现AXI4-Stream FIFO时，空满标志的格雷码指针设计有哪些坑？上一篇

2026年，FPGA工程师面试被问用Verilog实现AXI4-Stream的实时视频缩放，双线性插值行缓冲怎么设计流水线才能拿满分？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录