FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年FPGA大赛备赛,用Zynq做实时语音唤醒时,轻量级CNN模型怎么在PL端实现INT8量化才能满足低延迟?

嵌入式开发小白嵌入式开发小白
其他
1小时前
0
0
2
今年FPGA大赛想做一个基于Zynq的实时语音唤醒系统,用轻量级CNN模型做关键词识别。现在模型在PS端跑延迟太高,想把推理放到PL端做硬件加速。但模型是FP32的,PL端DSP资源有限,打算量化到INT8。请问量化后精度一般会掉多少?怎么调整量化策略(比如逐层量化或混合精度)能尽量减少精度损失?另外,PL端做INT8矩阵乘时,DSP48E2怎么配置才能高效支持8位乘法?求有大赛经验的大佬分享具体优化方案。
嵌入式开发小白

嵌入式开发小白

这家伙真懒,几个字都不愿写!
169572.11K
分享:
2026年,家长如何帮电子专业大二孩子规划FPGA+AI项目,平衡考研和秋招?上一篇
2026年FPGA工程师面试,手撕Verilog实现AXI4-Stream FIFO时,空满标志用二进制格雷码还是独热码更优?下一篇
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
还没有人回答,第一个参与下?
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
请先登录