FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年，FPGA工程师用Verilog实现一个基于AXI4-Stream的实时边缘检测加速器，Sobel算子和Canny算子哪个更适合硬件流水线？

嵌入式系统初学者嵌入式系统初学者
其他
1天前
0
0
6
最近在做一个实时视频处理的项目，需要把摄像头采集的图像通过FPGA做边缘检测然后HDMI输出。Sobel算子比较简单，但Canny效果更好。想问下在硬件流水线设计上，Canny算子的非极大值抑制和双阈值处理用Verilog实现起来复杂度高不高？资源占用和帧率能兼顾吗？有没有现成的开源代码可以参考？
嵌入式系统初学者

嵌入式系统初学者

这家伙真懒，几个字都不愿写！
225700
分享：
2026年，孩子大二电子专业，家长该让他暑假去FPGA培训班还是自己买开发板啃？预算和时间怎么分配最划算？上一篇
2026年，FPGA做实时视频去雾加速器，暗通道先验算法硬件化后透射率计算还是慢，怎么优化流水线才能达到1080p60帧？下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录