首页
免费试学
零基础
开发工具下载
vitis
课程
中级精进课程(送板卡+证书)
PRO
初级启航课程(含板卡+证书)
HOT
证书
FPGA工程师证书(初级)
FPGA工程师证书(中级)
就业级
FPGA工程师证书(高级)
资源下载
资源分享
行业资讯
技术分享
工程案例
新人福利
free
FPGA入门精选
精选课程
免费领取课程攻略
free
平台使用手册
互动社区
登录
首页
-
所有问题
-
其他
-
正文
2026年FPGA大赛备赛,用国产高云FPGA做实时目标检测,YOLOv5s模型量化后BRAM不够,有哪些层融合和内存复用的具体策略?
硅农入门
其他
23小时前
0
0
7
我大三了,今年准备FPGA大赛,选的高云FPGA做实时目标检测,YOLOv5s模型量化到INT8后BRAM还是爆了,只有不到200KB。我看到网上说层融合和内存复用能省资源,但不知道具体怎么在国产FPGA上实现,有没有实战案例或者开源项目参考?求大佬指点,最好能给出具体步骤,比如哪些层可以合并,怎么复用中间结果,不然项目就要换芯片了。
硅农入门
这家伙真懒,几个字都不愿写!
2
11
700
关注
(0)
私信(0)
打赏(0)
生成海报
0
收藏
0
0
分享:
2026年,FPGA工程师面试被问手撕Verilog实现流水线乘法器,怎么设计才能让面试官满意?
上一篇
2026年FPGA大赛做实时车牌识别,用Zynq部署YOLOv8n时BRAM不够用怎么办?求模型剪枝和量化压缩的具体步骤
下一篇
还没有人回答,第一个参与下?
登录
我要回答
回答被采纳奖励100个积分
请先登录
立即登录