FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年FPGA大赛做实时目标检测,YOLOv8n在Zynq上部署时DSP资源不够用,怎么用LUT和BRAM替换乘法器来节省资源?

面向百度面向百度
其他
3小时前
0
0
3
今年FPGA大赛想用Zynq-7020做实时目标检测,选了YOLOv8n模型,INT8量化后精度还行,但综合时报DSP48E1资源用了120%,超了20%。网上有人说可以用LUT加BRAM实现乘法器来替换部分DSP,但不知道具体怎么操作,会不会影响时序和帧率?有没有大佬分享下具体替换策略和流水线调整经验?
面向百度

面向百度

这家伙真懒,几个字都不愿写!
13600
分享:
2026年FPGA校招,面试官问AXI4-Stream握手协议细节,我该怎么答才能拿高分?求真实面经上一篇
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
还没有人回答,第一个参与下?
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
请先登录