2026年，FPGA工程师面试手撕Verilog实现AXI4-Stream的实时FIR滤波器，如何利用系数对称性优化DSP资源？

57分钟前

最近在准备社招，看到好多公司面试都让手写Verilog实现AXI4-Stream的实时FIR滤波器。我知道可以利用系数对称性减少乘法器，但具体在流水线上怎么设计？比如32阶对称FIR，怎么把乘法器从32个降到16个？还有AXI4-Stream的握手信号怎么和流水线配合才不会丢数据？求大佬分享一个可综合的架构方案，最好能给出资源占用对比。

EE学生一枚

这家伙真懒，几个字都不愿写！

138871.82K

2026年FPGA校招，双非本科如何靠国产安路FPGA的工业控制项目拿到offer？家长怎么帮孩子规划？上一篇

2026年FPGA校招，面试官问手撕Verilog实现AXI4-Stream实时图像缩放，双线性插值行缓冲怎么设计流水线才能拿高分？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录