FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年FPGA大赛备赛，做实时视频拼接项目时，用Zynq怎么优化双线性插值的流水线延迟到1080p60帧？

ScriptBoyScriptBoy
其他
9天前
0
0
18
我们组今年FPGA大赛选了实时视频拼接项目，用Zynq做硬件加速。目前卡在双线性插值的流水线延迟上，目标1080p60帧，但行缓冲和乘法器资源怎么排都差一点。有没有大佬分享下实际调优经验？比如怎么拆分插值计算、怎么用DSP48E1并行处理，或者有没有现成的AXI4-Stream IP核可以借鉴？
ScriptBoy

ScriptBoy

这家伙真懒，几个字都不愿写！
243700
分享：
2026年，高职组集成电路应用开发国赛FPGA备赛，有没有从零开始的速成攻略？上一篇
2026年FPGA大赛备赛，用国产高云FPGA做实时音频FFT频谱分析，BRAM不够用怎么办？求具体优化策略下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录