2026年FPGA大赛备赛，用Zynq做实时视频拼接，如何设计多摄像头同步采集和图像融合的硬件加速方案？

Verilog小白2024

2小时前

我们打算在2026年FPGA大赛中做一个基于Zynq的实时视频拼接项目，用四个摄像头采集画面。现在卡在多摄像头同步采集上，不同摄像头的帧率不一致，导致图像融合时出现撕裂。请问怎么用硬件实现多路视频的精确同步？另外，图像融合的权重计算和边缘过渡在FPGA上怎么做才能不占用太多资源？求有经验的大佬分享方案和踩坑记录。

Verilog小白2024

这家伙真懒，几个字都不愿写！

84571.30K

2026年，FPGA工程师面试被问如何用Verilog实现一个支持AXI4-Stream的实时视频缩放模块，并优化双线性插值的流水线？上一篇

2026年，大二电子专业学生如何利用暑假做一个能写进简历的FPGA项目？推荐几个容易上手且面试官认可的方向下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录