2026年，FPGA工程师如何用Verilog实现一个基于AXI4-Stream的实时图像去雾加速器，并优化暗通道先验算法的流水线？
最近在做一个基于Zynq的实时视频去雾项目，需要实现暗通道先验算法。我在设计流水线时遇到了瓶颈，主要是求最小值操作和导向滤波那部分延迟太大，导致整个系统帧率上不去。想问问各位大佬，有没有什么好的优化思路？比如用行缓存配合双端口RAM来并行计算局部最小值，或者用近似导向滤波来减少资源消耗？另外，AXI4-Stream接口在传输像素数据时怎么保证时序对齐？求分享经验！
单片机初学者
