2026年FPGA大赛备赛，用国产安路FPGA做实时边缘AI推理项目，资源不够怎么优化？
准备参加2026年FPGA大赛，想用安路FPGA做一个实时边缘AI推理项目，比如部署轻量级YOLO模型做目标检测。但安路FPGA的LUT和DSP资源比同价位Xilinx少很多，跑起来经常报资源不足。请问有没有大佬分享过如何优化模型量化和流水线设计来适配国产FPGA？比如用INT8量化、权重共享或者定制卷积核结构，具体怎么实现？另外，安路的开发环境Tang Dynasty有没有类似Vivado的HLS工具可以简化AI加速设计？求备赛经验和踩坑细节。
单片机菜鸟
