FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年FPGA大赛备赛，用Zynq做实时目标检测，如何平衡YOLO算法精度和资源占用？

电子爱好者小张电子爱好者小张
其他
2小时前
0
0
4
今年FPGA大赛想用Zynq做个实时目标检测系统，但YOLO算法太吃资源，BRAM和LUT经常超标。哪位大神能分享下，如何在保证检测精度的前提下，通过量化、剪枝或调整网络结构来降低资源消耗？最好有实际案例参考，比如用Vivado HLS还是直接手写Verilog更灵活？
电子爱好者小张

电子爱好者小张

这家伙真懒，几个字都不愿写！
231.52K2.81K
分享：
2026年，FPGA大赛做AI加速器方向，如何用Zynq实现轻量级MobileNet推理并优化资源占用？上一篇
2026年，FPGA大赛用国产安路FPGA做实时视频目标检测，从零搭建开发环境到算法部署有哪些坑？下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录