2026年电赛用FPGA做实时图像处理，从零开始最快多久能调通一个Sobel边缘检测？

1小时前

我们队三个人，两个大二一个大三，都想在2026年电赛拿奖。目前零基础，打算用FPGA做实时图像处理方向的题目。请问从零开始学Verilog、搭Vivado环境、调通一个Sobel边缘检测模块，最快需要多久？有没有现成的开源代码可以直接改？我们想先跑通一个demo再深入优化流水线和资源占用。另外，选国产安路还是Xilinx的板子更容易上手？求有经验的学长指点。

逻辑电路萌新

这家伙真懒，几个字都不愿写！

13600

2026年，FPGA工程师如何用SystemVerilog搭建一个基于UVM的AXI4-Stream验证环境，并实现自动化自检？上一篇

2026年FPGA大赛备赛：做实时车牌识别项目，从摄像头驱动到字符分割的硬件加速全流程怎么实现？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录