FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年，FPGA大赛中如何用Zynq实现实时手势识别，并优化卷积层在PL侧的并行度？

CoderBeginCoderBegin
其他
2小时前
0
0
3
我们团队准备参加2026年的FPGA大赛，选题是实时手势识别。想用Zynq的PL侧加速卷积层，但发现资源紧张。请问如何在有限DSP和BRAM下优化卷积核的并行度？比如用3x3卷积，数据复用和流水线怎么设计才能达到30fps以上？有没有往届获奖作品的思路可以参考？
CoderBegin

CoderBegin

这家伙真懒，几个字都不愿写！
217700
分享：
2026年FPGA大赛集创赛，做AI加速器还是通信接口更容易拿国奖？备赛时间怎么分配？上一篇
2026年FPGA大赛备赛，选实时图像处理还是AI加速方向更易拿奖？从项目落地性和评委评分点分析下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录