2026年，做基于FPGA的实时车牌识别毕设，如何用Zynq实现YOLO-tiny的硬件加速并控制BRAM在256KB以内？
我是一名大四学生，毕设想做基于FPGA的实时车牌识别系统，打算用Zynq跑YOLO-tiny模型加速。但现在的问题是，YOLO-tiny的卷积层和池化层需要大量BRAM做中间缓存，我算了一下光第一层就需要300KB，而Zynq-7020只有140KB。请问各位大佬，有没有办法通过数据量化（比如INT8）或者流水线分时复用来压缩BRAM占用？另外，AXI4-Stream接口怎么设计才能避免数据搬运瓶颈？求具体方案或参考代码链接。
数字IC萌新
