FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年，芯片行业’存算一体’在AI推理中爆发，FPGA工程师如何用Verilog实现基于SRAM的存算一体加速单元？

码电路的阿明码电路的阿明
其他
1小时前
0
0
4
看到很多AI芯片公司都在推存算一体架构，比如用SRAM阵列做矩阵向量乘。我是做FPGA的，想尝试用Verilog在Xilinx FPGA上实现一个简单的存算一体加速单元，但不太清楚如何设计SRAM的读写控制逻辑和乘累加并行度。请问有没有适合入门的设计思路或开源项目？
码电路的阿明

码电路的阿明

这家伙真懒，几个字都不愿写！
85301.30K
分享：
2026年，FPGA工程师如何用Verilog实现一个基于AXI4-Stream的实时视频拼接加速器，并优化多路输入的行缓存同步？上一篇
2026年，FPGA工程师如何用Verilog实现一个基于AXI4-Stream的实时图像缩放加速器，并优化双线性插值的流水线？下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录