首页-所有问题-其他-正文

2026年，做基于FPGA的实时语音降噪毕设，如何用Zynq实现RNNoise算法并优化资源消耗？

硅基探索者

2小时前

0

0

6

毕设题目是'基于FPGA的实时语音降噪系统'，打算用RNNoise这个轻量级神经网络。但我是FPGA新手，只会写简单的Verilog模块。现在卡在怎么把RNNoise的GRU和全连接层映射到Zynq的PL端，以及怎么用HLS优化资源。导师要求用纯Verilog实现，不能用HLS，我该怎么办？

硅基探索者

硅基探索者

这家伙真懒，几个字都不愿写！

83571.30K

分享：

2026年FPGA工程师面试高频题：如何用Verilog实现一个支持AXI4-Stream的实时卷积运算加速器，并优化数据复用和流水线划分？上一篇

2026年，数字IC前端笔试题常考'用Verilog实现一个支持AXI4-Stream的实时数据包分片器'，如何从流水线状态机和FIFO调度角度系统准备？下一篇

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

请先登录