FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年，FPGA工程师面试被问如何用Verilog实现一个支持AXI4-Stream的实时Sobel边缘检测加速器，如何从行缓冲和流水线划分角度设计？

嵌入式系统新手嵌入式系统新手
其他
21小时前
0
0
6
最近在准备FPGA面试，看到很多公司都问AXI4-Stream接口的加速器设计。Sobel边缘检测是经典题，我想知道具体怎么用Verilog实现行缓冲，比如3x3窗口怎么滑动？流水线怎么划分才能不丢数据？还有AXI4-Stream的握手信号怎么处理？最好能给出代码框架和时序图。
嵌入式系统新手

嵌入式系统新手

这家伙真懒，几个字都不愿写！
136511.81K
分享：
2026年，零基础学FPGA，是先啃Verilog语法还是直接买开发板点灯？上一篇
2026年，FPGA工程师面试被问如何用Verilog实现一个支持AXI4-Stream的实时图像缩放加速器（双线性插值），如何从行缓冲和权重计算角度设计？下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录