2026年，FPGA工程师如何用Verilog实现一个支持AXI4-Stream的实时Canny边缘检测加速器，并优化滞后阈值处理流水线？

6小时前

最近面试AI芯片公司，被问到一个高频题：如何用Verilog实现一个支持AXI4-Stream的实时Canny边缘检测加速器。我知道Canny算法包括高斯滤波、梯度计算、非极大值抑制和滞后阈值，但面试官特别强调要优化滞后阈值处理的流水线。我目前只会写简单模块，对AXI4-Stream握手信号和流水线划分不太熟，请问应届生该如何从架构设计角度回答？

逻辑设计小白

这家伙真懒，几个字都不愿写！

93791.40K

2026年，FPGA工程师面试被问如何用Verilog实现一个支持AXI4-Stream的实时图像锐化加速器，如何从卷积核设计和流水线优化角度回答？上一篇

2026年，AI芯片公司面试问如何用Verilog实现一个支持AXI4-Stream的卷积层加速器，应届生该如何从行缓存和流水线角度设计？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录