2026年，AI芯片公司面试问如何用Verilog实现一个支持AXI4-Stream的实时图像锐化加速器，应届生该如何从卷积核设计和流水线划分角度回答？
最近在准备AI芯片公司的面试，看到很多面经里都有关于实时图像处理加速器的题目。我自己做过一些图像处理的项目，但对AXI4-Stream接口和流水线设计还是不太熟悉。面试官如果让我用Verilog实现一个支持AXI4-Stream的实时图像锐化加速器，比如用拉普拉斯算子或Sobel算子做锐化，我该怎么从卷积核的硬件映射、行缓冲的深度选择、以及流水线阶段划分这些角度来系统回答？希望得到一些具体的指导，最好能结合代码结构或框图说明。
逻辑设计小白
