2026年，AI芯片公司面试官问“如何用Verilog实现一个支持AXI4-Stream的卷积层加速器”，应届生该从哪些角度设计并优化数据复用？
最近在准备AI芯片公司的FPGA岗位面试，看到很多面经提到卷积加速器是高频题。我自学过一些Verilog，但不太清楚怎么系统回答这个问题。具体来说，如何设计流水线结构来处理输入特征图和卷积核的滑动窗口？对于输入数据复用和权重数据复用，应该优先考虑哪个？还有，面试官可能会追问如何用AXI4-Stream接口处理数据突发传输，这些细节我都没底。有没有过来人分享一下回答框架？
逻辑综合学习者
