2026年，全国大学生电子设计竞赛FPGA赛题‘基于Zynq的实时语音识别系统’，如何用HLS实现神经网络加速并控制延迟在10ms以内？
我们团队准备参加2026年全国大学生电子设计竞赛，选了FPGA方向的‘基于Zynq的实时语音识别系统’赛题。计划用HLS实现一个轻量级CNN加速，但担心延迟超标（要求端到端<10ms）。目前卡在如何用HLS优化卷积层、以及怎么平衡PL和PS之间的数据搬运。想问一下，有没有成功的案例或调优经验？团队分工上，建议一个人专攻HLS优化，另一个人做PS端驱动和调试吗？
FPGA萌新上路
