2026年，芯片行业‘异构计算’趋势下，FPGA工程师需要掌握哪些关于HLS和C/C++加速的新技能？
我是一名工作3年的FPGA工程师，主要用Verilog做通信基带处理。最近看到很多AI芯片公司要求掌握HLS（高层次综合）和C/C++加速，比如用Vitis HLS把OpenCV函数映射到PL端。但我对C语言转RTL的抽象层很不适应，总觉得控制不了时序和资源。请问在异构计算趋势下，FPGA工程师转型HLS需要重点学习哪些概念（如PIPELINE、UNROLL、DATAFLOW），以及如何平衡HLS开发效率和RTL性能？
FPGA小学生
