2026年，自学FPGA遇到瓶颈：看懂了Verilog语法和简单模块，但面对一个稍复杂的系统（比如图像采集处理系统）不知如何划分模块、组织代码和进行系统级仿真，该怎么办？
我自学FPGA快一年了，Verilog语法、状态机、FIFO这些基础模块都跟着教程做过，感觉都懂了。但当我尝试自己从头开始做一个稍复杂的项目，比如一个从摄像头采集图像、经过滤波、边缘检测再显示的系统时，就完全懵了。不知道整个系统应该划分成几个大模块，模块之间用什么接口（AXI-Stream还是自定义接口），仿真时怎么搭建完整的testbench来验证数据流的正确性。感觉从‘会做小模块’到‘能搭系统’之间有一道巨大的鸿沟，请问该如何突破这个瓶颈？有没有一些经典的系统架构设计思路或开源项目可以参考学习？
硅农预备役2024
