2026年秋招，数字IC后端笔试中，关于‘物理设计流程’的题目是否开始结合具体工艺（如7nm）考察‘可制造性设计(DFM)’、‘多 patterning’ 和 ‘ECO流程’ 等实际问题？该如何系统学习这些进阶内容？
正在准备2026年数字IC后端工程师的秋招。复习了布局布线、时序收敛、DRC/LVS等基础。但看一些面经分享，现在笔试和面试可能会深入到先进工艺下的具体问题。比如，在7nm或更先进节点，物理设计时必须要考虑的可制造性设计（DFM）具体指哪些规则？多 patterning（多重曝光）对布线有什么特殊约束？还有工程变更（ECO）在签核后如何实施？这些内容在学校课程和一般教材里讲得很少。想请教，该如何系统性地学习这些后端进阶知识？是必须通过项目实践，还是有相关的在线课程、技术白皮书或者论坛讨论可以跟进？
电子技术新人
